Resumen: Únase al equipo de Entrada/Salida de Alta Velocidad como Ingeniero PCIe para definir la arquitectura e implementar RTL en soluciones semiconductores de alto rendimiento, centrándose en la interacción del subsistema PCIe con los núcleos AMBA-CHI. Aspectos destacados: 1. Diseñar e integrar soluciones PCIe para subsistemas eficientes y de alto rendimiento 2. Colaborar estrechamente con ingenieros altamente cualificados de múltiples equipos 3. Entorno de aprendizaje estimulante para arquitectos de microprocesadores apasionados ID: PCIe\-2 ###### **Descripción** ¿Le apasiona la arquitectura de microprocesadores y está listo para desempeñar un papel crucial en el diseño de soluciones semiconductores de alto rendimiento? ¡Únase a nuestro equipo de Entrada/Salida de Alta Velocidad como Ingeniero PCIe! Usted será responsable de definir la arquitectura y realizar la implementación RTL de soluciones PCIe. Un aspecto clave será garantizar una interacción óptima entre el subsistema PCIe y nuestros núcleos, que utilizan el protocolo AMBA\-CHI para coherencia. Su experiencia en integración y/o diseño de PCIe será esencial para crear los subsistemas eficientes y de alto rendimiento vitales para los diseños semiconductores modernos. Colaborará estrechamente con otros ingenieros altamente cualificados de múltiples equipos. **Lo que ofrecemos:*** Salario competitivo y oportunidades de progresión. * Horarios laborales flexibles. * Un entorno de aprendizaje altamente estimulante. * La oportunidad de vivir y trabajar en la hermosa ciudad de Barcelona. * Beneficios incluidos: clases gratuitas de español, catalán e inglés, seguro médico, ticket restaurante, etc. * Patrocinio de visado disponible, si es necesario, para usted y su familia directa. * 25 días de vacaciones al año \+ 2 días fijos adicionales. * 1 día de trabajo desde casa (prueba) por semana. * Oficinas muy cercanas a las principales estaciones de tren (Entença y Sants). ###### **Requisitos** * Experiencia industrial \+4 años (Ingeniero) o \+6 años (Ingeniero Jefe). * Experiencia demostrable en PCIe, ya sea en diseño o integración de soluciones PCIe. * Experiencia demostrable en diseño y/o integración de IPs en un entorno SoC/ASIC. * Experiencia en al menos uno de los siguientes protocolos: AXI, CHI, AHB. * Competencia en diseño RTL utilizando Verilog o VHDL. * Experiencia en pruebas básicas a nivel de bloque. **Deseable:*** Máster o doctorado. * Conocimientos de C\+\+ y/o lenguajes de scripting (Python, Perl, Bash, TCL). * Conocimientos de metodología y herramientas de control de versiones (git, svn). * Conocimientos sobre conceptos y protocolos de coherencia. * Experiencia en CXL. * Experiencia en herramientas comunes utilizadas en diseño digital (síntesis, temporización, CDC, Lint, etc.)