Ingeniero Senior de puesta en marcha inicial del primer silicio SERDES/C2C

Descripción

ID: CSBE\-1 ###### **Descripción** **Resumen del puesto** Seynamics busca un Ingeniero Senior experimentado de puesta en marcha inicial del primer silicio SERDES/C2C para apoyar la transición desde los elementos de verificación hasta un flujo determinista, ejecutable y diagnosable de puesta en marcha física de SERDES/C2C. El ingeniero debe ser capaz de aislar fallos en las capas físicas del PHY/módem, sincronización por reloj y calibración, así como en la capa digital C2C/controlador. **¿Por qué Seynamics?*** Trabaje para una de las empresas emergentes europeas más prometedoras en el ámbito de los semiconductores de tecnología profunda. * Trayectoria acelerada de desarrollo. * 4 días por semana en la oficina de Barcelona (centro de la ciudad), 1 día teletrabajando. * 1 semana de trabajo desde cualquier lugar del mundo. * Paquete competitivo. * Un entorno colaborativo, técnico y orientado al crecimiento que valora la responsabilidad directa y el pensamiento claro. ###### **Requisitos** **Experiencia requerida*** Experiencia práctica demostrable en la puesta en marcha inicial del primer silicio de SERDES o PHY de alta velocidad. * Conocimientos sólidos sobre PLL, CDR, selección de reloj de referencia, secuenciación de reinicio, calibración y preparación de canales. * Experiencia en la configuración de TX/RX, terminación, ecualización, configuración de polaridad/canales y flujos de entrenamiento de enlace. * Capacidad para depurar un enlace que no alcanza su estado operativo esperado mediante registros de estado, contadores y mediciones físicas. * Desarrollo de firmware de bajo nivel en C/C\+\+, programación de registros MMIO y sondeo con límites/control de errores. * Capacidad para correlacionar los elementos de RTL/UVM/cosimulación con el comportamiento físico del silicio sin copiar ciegamente supuestos de simulación. * Uso práctico de osciloscopios y equipos de laboratorio adecuados para alta velocidad/depuración. * Experiencia trabajando conjuntamente con equipos de hardware, firmware y verificación durante la depuración del primer silicio. **Altamente deseable*** Experiencia en interfaces C2C (chip-a-chip), chiplets, die-a-die u otras similares. * Experiencia con IP de SERDES/PHY de Cadence o IP de PHY comercial equivalente. * Experiencia con firmware de PHY, microcontroladores embebidos para PHY, firmware de calibración o interfaces de buzón/control. * Experiencia construyendo puertas deterministas de puesta en marcha y evidencia reutilizable, en lugar de procedimientos de laboratorio únicos. **Responsabilidades esperadas*** Revisar y conciliar las secuencias existentes de verificación/simulación con el contrato físico de puesta en marcha. * Contribuir a establecer el orden de secuenciación para el reloj de referencia, reinicio, modem físico, calibración, controlador y entrenamiento del enlace. * Implementar o revisar secuencias de registro de bajo nivel en C/C\+\+ y sondeo de estado. * Definir comportamientos con tiempos de espera acotados, lecturas posteriores y clasificación de fallos. * Ejecutar y depurar la puesta en marcha física del enlace junto con el responsable técnico interno. * Utilizar el estado del enlace, contadores de reintento/error y una transacción real de datos para distinguir entre la preparación del PHY y la preparación funcional del enlace. * Generar registros reproducibles, instantáneas de registros y evidencia de fallos adecuadas para regresión y trazabilidad gerencial. ###### SENIOR