Ingeniero Senior de Puesta en Marcha del Primer Silicio del Controlador/PHY LPDDR5X

Descripción

ID: PFSB\-2 ###### **Descripción** **Resumen del puesto** Seynamcis busca un Ingeniero Senior de Puesta en Marcha del Primer Silicio del Controlador/PHY LPDDR5X para apoyar la reconstrucción, implementación y calificación física del flujo de inicialización y entrenamiento del controlador/PHY LPDDR5X, llevando los elementos de verificación controlados hasta la ejecución determinista del primer silicio y el diagnóstico de fallos. **¿Por qué Seynamics?*** Trabaje para una de las empresas europeas de semiconductores de tecnología profunda con mayor potencial de crecimiento. * Trayectoria acelerada de desarrollo. * 4 días por semana en la oficina de Barcelona (centro de la ciudad), 1 día trabajando desde casa (WFH). * 1 semana trabajando desde cualquier lugar del mundo. * Paquete competitivo. * Un entorno colaborativo, técnico y orientado al crecimiento que valora la responsabilidad directa y el pensamiento claro. ###### **Requisitos** **Experiencia requerida*** Experiencia demostrable en la puesta en marcha post-silicio de DDR/LPDDR; se prefiere fuertemente la experiencia con LPDDR5/LPDDR5X. * Conocimiento sólido de la inicialización del controlador y PHY de memoria, registros de modo DRAM, configuración de temporizaciones y puntos operativos de frecuencia. * Experiencia práctica con firmware de inicialización del PHY, flujos de buzón/estado, procedimientos de calibración y entrenamiento. * Experiencia en el diagnóstico de fallos de entrenamiento y en la diferenciación entre causas relacionadas con el controlador, el PHY, la DRAM, el reloj, el reinicio y el nivel de placa. * Desarrollo de firmware de bajo nivel en C/C\+\+ y acceso directo a MMIO/regístros. * Capacidad para traducir secuencias ordenadas de verificación en firmware ejecutable determinista con lectura de valores devueltos, sondeo y manejo de tiempos de espera acotados. * Comprensión de las pruebas básicas de lectura/escritura de memoria y la transición desde un entrenamiento exitoso (PASS) hasta una configuración de memoria utilizable. * Experiencia práctica en laboratorio durante la puesta en marcha física de memoria del primer silicio. **Altamente deseable*** Experiencia directa con las IPs de controlador y PHY DDR/LPDDR de Cadence. * Experiencia con firmware/flujo de entrenamiento del PHY de Cadence o soluciones comerciales comparables de PHY DDR. * Cambio de frecuencia LPDDR5X, puntos de control de entrenamiento y captura de configuraciones conocidas como correctas. * Experiencia en las primeras mediciones controladas de ancho de banda visibles para la CPU y en la obtención de evidencia controlada de rendimiento de memoria. * Experiencia correlacionando trazas de verificación, bases de datos de registros y resultados del primer silicio físico. **Responsabilidades esperadas*** Revisar los elementos existentes de verificación DDR e identificar la secuencia autorizada de inicialización/entrenamiento. * Ayudar a convertir dicha secuencia en código C/C\+\+ de bajo nivel mantenible, en lugar de una simple repetición ciega de escrituras en registros. * Definir los anchos de acceso a registros, máscaras, condiciones de sondeo y tiempos de espera derivados del hardware según especificaciones autorizadas. * Integrar la carga del firmware del PHY y los flujos controlados de entrenamiento/estado. * Apoyar la inicialización, entrenamiento, lectura/escritura básicas y aislamiento de fallos del primer silicio. * Capturar una configuración conocida como correcta y reproducible, junto con la evidencia correspondiente. * Apoyar la transición hacia la primera medición controlada de ancho de banda de lectura/escritura/copia visible para la CPU. ###### SENIOR