Ingeniero PCIe

Descripción

Resumen: Únase al equipo de Entrada/Salida de Alta Velocidad como Ingeniero PCIe para definir la arquitectura e implementar el RTL de soluciones semiconductoras de alto rendimiento, centrándose en la interacción del subsistema PCIe con los núcleos AMBA-CHI. Aspectos destacados: 1. Papel crucial en el diseño de soluciones semiconductoras de alto rendimiento 2. Definir la arquitectura e implementar el RTL de soluciones PCIe 3. Colaborar estrechamente con otros ingenieros altamente cualificados de múltiples equipos ID: PCIe\-2 ###### **Descripción** ¿Le apasiona la arquitectura de microprocesadores y está listo para desempeñar un papel crucial en el diseño de soluciones semiconductoras de alto rendimiento? ¡Únase a nuestro equipo de Entrada/Salida de Alta Velocidad como Ingeniero PCIe! Usted será responsable de definir la arquitectura y realizar la implementación del RTL de soluciones PCIe. Un enfoque clave será garantizar una interacción óptima entre el subsistema PCIe y nuestros núcleos, que utilizan el protocolo AMBA\-CHI para la coherencia. Su experiencia en la integración y/o diseño de PCIe será esencial para crear subsistemas eficientes y de alto rendimiento, fundamentales en los diseños modernos de semiconductores. Colaborará estrechamente con otros ingenieros altamente cualificados de múltiples equipos. **Lo que ofrecemos:*** Salario competitivo y oportunidades de ascenso. * Horarios laborales flexibles. * Un entorno de aprendizaje altamente estimulante. * La oportunidad de vivir y trabajar en la hermosa ciudad de Barcelona. * Beneficios incluidos: clases gratuitas de español, catalán e inglés, seguro médico, tickets restaurante, etc. * Patrocinio de visado disponible si es necesario para usted y su familia directa. * 25 días de vacaciones al año \+ 2 días fijos adicionales. * 1 día de trabajo desde casa (prueba) por semana. * Oficinas muy cercanas a las principales estaciones de tren (Entença y Sants). ###### **Requisitos** * Experiencia industrial \+4 años (Ingeniero) o \+6 años (Ingeniero Jefe). * Experiencia demostrable en PCIe, ya sea en diseño o integración de soluciones PCIe. * Experiencia demostrable en diseño y/o integración de IPs en un entorno SoC/ASIC. * Experiencia en al menos uno de los siguientes protocolos: AXI, CHI, AHB. * Competencia en diseño RTL utilizando Verilog o VHDL. * Experiencia en pruebas básicas a nivel de bloque. **Deseable:*** Máster o Doctorado. * Conocimientos de C\+\+ y/o lenguajes de scripting (Python, Perl, Bash, TCL). * Conocimientos de metodologías y herramientas de control de versiones (git, svn). * Conocimientos de conceptos y protocolos de coherencia. * Experiencia en CXL. * Experiencia en herramientas comunes utilizadas en diseño digital (síntesis, temporización, CDC, Lint, etc.)